论文导读:：设计了一个基于TSMC0.18µmCMOS工艺的2.0GHz全差分CMOS低噪声放大器。根据电路结构特点，对LNA进行功耗约束下的噪声优化，以选取最优的晶体管栅宽；采用在输入级增加电容和选择小值LC并联网作为差分电路的负载的方法，在改善输入匹配网络特性的同时，提高了电路的增益。仿真结果表明该放大器很好的满足了小信号放大器的指标要求，可以用于射频输入电路的前端。
论文关键词：差分结构，低噪声放大器，噪声系数，输入匹配，CMOS工艺

　　0 引言
　　随着无线通信技术的飞跃发展，低噪声放大器在通讯、卫星导航、电子对抗、遥测遥控、大地测绘、数字电视以及微波测量等方面得到广泛的应用，并且朝着高集成度和高性能性能低功耗低成本的方向发展[1,2]。
　　低噪声放大器是射频接收机前端的重要组成部分和关键模块。它的主要作用是放大接收到的微弱信号，使其有有足够高的增益以克服后续各级(如混频器)的噪声，并尽可能少地降低附加噪声的干扰。采用CMOS工艺[3]设计低噪声系数，高功率增益，带频宽等性能优良的低噪声放大器已经得到越来越广泛的应用，本文利用CMOS工艺来实现一种2 GHz差分结构低噪声放大器。
　　1 LAN的输入阻抗匹配机构
　　低噪声放大器与信号源的匹配时非常重要的论文网，根据设计目的，放大器与源的匹配有两种形式：一是以获得最小噪声系数为母的噪声匹配；二是以获得最大功率传输和最小反射损耗为目的共轭匹配。在高频段一般采用后种匹配，这样可以避免因阻抗不匹配引起的LAN向天线的能量反射。同时，尽量使两种匹配接近，匹配网络可以用纯电阻网络，也可以用电抗网络。电阻匹配网络适用于宽带放大，但他们要消耗功率并增加噪声。采用无损耗的电抗匹配网络不会增加噪声，但只适合宽带大。LAN的输入端与滤波器相连，需要实现50Ω的输入阻抗匹配，且满足输入功率的匹配条件，CMOSLAN有以下几种结构[4]，如图1所示。
　　
　　（a）共栅结构（b）并联电阻式（c）并串联电阻式（d）源极电感负反馈式
　　图1 LAN的阻抗匹配结构图
　　共栅接法（图1（a））通过选择适当的配置电流和MOS管结合尺寸，使输入电阻等于50Ω，可以实现匹配，不需要任何外部元器件，但噪声较大。如在忽略衬底效应的条件下，其输入阻抗可等效为MOS管跨导的倒数
　　并联电阻式（图1（b））将一个50Ω的电阻直接并联在共源MOS管的栅极输入端。这种结构引入了与源电阻一样大的热噪声论文网，并使信号在达到晶体管之前已衰减了一半，噪声系数非常高。
　　并串联电阻式（图1（c））是将电阻跨接在输入端和输出端之间，形成并联反馈式。该电阻不会衰减输入信号，噪声与并联电阻式相比降低了很多。但是同样会给电路引入热噪声。并且这种电阻实现的是宽带匹配，会增加电路的额外功耗，不适用于功耗要求较低窄带无线电系统。
　　由于前三种在信道上出现了热噪声电阻，所以都会产生较高的噪声。如果能够在信号传输的通道上避免这种热噪声电阻，就可以大大降低电路的噪声，通过栅极和源极的电感构成谐振网络实现阻抗匹配，其构成如图1（d）所示。
　　2 差分结构LAN的构成
　　在直接耦放大电路中，常常出现零点漂移现象[5]，为了降低噪声和克服零点漂移，一般在直接放大器的输入级采用差分放大电路，与单端放大器相比，差分结构的放大器可以很好的克服零点漂移和较好的抑制噪声，这在无线电应用中是非常重要的，虽然差分结构放大器的功耗是单端放大器的两倍论文网，为了提高电路的性能，实际应用中常常采用差分结构放大器，其基本构成如图2，电路设计方案如图3。
　　
　　图2 差分结构LAN的基本构成图图3 差分结构LAN
　　由于电路采用的是差分结构，所以图中各对应的元器件是完全相同的。
　　3.1 差分结构LAN的电路设计
　　3.1.1 共栅-共源输入端口的设计
　　 在LAN的设计中，输入电路采用的共栅-共源极负反馈结构，如图4所示。在此结构中，既能实现阻抗良好匹配，又能提高系统的稳定性，且具有改善 LNA线性度的特点，而 M1和M3组成的级联结构，既提高了电路的输出阻抗，使电路的增益有较大的提高，降低了调谐输入和调谐输出的相互影响，又能实现对电路的反向隔离[6]。
　　
　　图4 共栅-共源极负反馈结构
　　3.1.1 偏置电路设计
　　 IDC1电流源，为电路提供稳定的配置电流，R1和R2对称的两个偏置电阻论文网，IDC2是电流源，用于限制流过M5的电流，以减小总功耗。为了完成偏置电路的设计，还必须有一个隔断DC的电容Cp来防止影响M1的栅-源偏置，Cp选择的标准时，电路正常工作时，阻抗可以忽略，并且它常常用片外部件来实现，其值通常选取在10pF。M5是输出缓冲级，用于提高增益，控制输出匹配。
　　3.2.2 输入匹配的优化设计
　　图5是改进型的低噪声放大器的输入电路，是在图4的M1栅极和源极之间并一个电容，用来调节栅-源电容，实现功率约束下的噪声和输入匹配。由于是差分对称结构，我们考虑到一边
　　
　　图5 LAN的结构与阻抗匹配结构图 图6 LAN的输入等效电路模型
　　的输入级晶体管M1，对于输入端口设计采用源极电感负反馈式，在忽略源级电感、栅极电感的等效电阻及漏-栅级之间的电容Cgd的情况下论文网，输入阻抗的表达式为：
　　（1）
　　（2）
　　将、和代入（1）得（3）
　　 （4）
　　再加上栅极的匹配电感可得：
　　（5）
　　电路谐振时
　　（6）
　　 （7）
　　 （8）
　　此时得到:
　　 （9）
　　为输入阻抗，是跨导，ωT为截止频率，和分别是源级电感和栅极电感。根据谐振条件，通过改变并联电容来等效调节的大小，再选择合适的、的值，使输入阻抗为50Ω。。而输出阻抗的匹配可以通过调节 、与 的值来实现。
　　 　　另外，从有利于电路集成实现和降低噪声系数的角度考虑，应当尽量避免使用大值电感。为了解决上述矛盾，可在M1的输入端设计一个小值 LC并联网络，以代替大值栅极电感，这里不再赘述[6]。
　　3.2.3 栅宽的选取及其相关参数的计算
　　 由于电路的噪声性能和M1的栅宽的选取有必要的关系，理论上讲M1的栅宽越大噪声越小，但如果栅宽过大会面积增加，功耗增加，增益降低，这就需要在栅宽、功耗、增益等指标增加综合考虑论文网，权衡设计，图4所示电路中，按照功率约束条件，可以得到M1的最优栅宽表达式[7]：
　　（10）
　　其中Cox是单位面积氧化层电容，L是有效栅长，两个参数有工艺决定，根TSMC0.18μmCMOS工艺参数计算得到Cox=8.91mF/m2，L=0.18μm，ω0=2π×2.0×109，Rs=50Ω，Qsp是最佳品质因数，噪声系数对于在3.5到5.5之间的Qsp值是不敏感的，我们取Qsp值为4.5，代入（10）计算得M1、M1的Wopt（M2的栅宽约为M1栅宽的十分之一）。
　　（11）
　　（12）
　　（13）
　　取为0.37，则有（3）、（8）、（9）式分别得：
　　（14）
　　 （15）
　　（16）
　　3.2.4 噪声的优化
　　根据有关文献的研究[7，8,9]，MOS管的最小噪声系数可以表示为：
　　 （17）
　　在功率约束条件下可得到最优器件的栅宽表达式论文网，如式（10）,对于栅宽为 Wopt 的器件，功率约束条件下的噪声系数为
　　（18）
　　其中和与MOS管的沟道长度有关，由工艺给出。
　　另外，为了为了进一步提高LNA的增益，利用一个小值ＬＣ并联网络代替大感值的栅极电感作为差分电路的负载阻抗[10,11]。综合考虑足够高的增益，足够多的线性范围和较低的功耗，LAN的工作电压1.8V，偏置直流电流0.7mA,功耗15mW 。
　　4 结 论
　　本文通过对共源共栅结构LAN的研究分析，从阻抗匹配、噪声系数、线性度、栅宽的最优化等方面对电路的性能进行了优化，设计出了一种2.0GHz的低噪声放大器。在 0.18 μm CMOS 工艺下，利用SpectreRF 软件对电路进行了仿真，结果显示，LNA的功率增益、阻抗匹配、噪声系数和线性度等参数都达到了良好的性能。

【参考文献】
[1]．杨芳等译.现代无线系统射频电路实用设计.卷II，有源电路与系统[M].西安：西安电子科技大学出版社.
[2]．新型集成电路简明手册及典型应用．[M]．西安：西安电子科技大学出版社，2005．
[3]．陈贵灿，张瑞智，程军.大规模集成电路设计[M]．北京：高等教育出版社，2005,7.
[4]．黄玉兰.射频电路理论与设计[M].北京：人民邮电出版社，2008，10.
[5]．华成英，童诗白.模拟电子技术基础[M].北京: 高等教育学出版社,2006.5
[6]．张炜，冯全源.一种新型输入匹配结构在低噪声放大器中的应用[J]. 微电子学，2007,6：425-427．
[7]．LEE T H.The design of CMOSradio frequencyintegrated circuits，second edition [M ].北京：电子工业出版社，2005.
[8]．Wes Hayward;Tick Campbell;Bob.著 邹永忠，杨惠生，吴娜达等译.射频电路设计实战宝典[M]. 北京: 人民邮电出版社, 2006.
[9]．黄智伟.射频功率放大器电路设计[M].西安：西安电子科技大学出版社，2009-02-01
[10]．张炜，冯全源．CMOS低噪声放大器中的输入匹配研究与设计[J] .半导体技术，2007,6：486-489
[11]．曹克，杨华中，汪惠．低电压低功耗CMOS射频低噪声放大器的研究进展[J] .微电子学，2003,8：317-323．